大家好，小乐来为大家解答以上问题，k510次列车全部途经站点，k510很多人还不知道，现在让我们一起来看看吧！

南科技正式发布AI芯片K510。该芯片定位于中高端边缘推理市场，搭载自主研发的ip核升级版KPU2.0，采用独创的计算数据流和复用方式，在降低芯片功耗的同时，可提升3倍计算能力。K510集成新一代图像处理单元，搭载3D ISP，支持TOF深度相机，具备2D/3D降噪、WDR宽动态、鱼眼校正、硬件3A等功能。应用方面，K510支持高清视频会议、高清航拍、机器人等边缘端场景。

根据官方介绍，K510在总线架构、IP核、视频子系统等方面都引入了全新的设计，比第一代芯片提升了3倍，经典视觉算法得到了大幅优化。自研高速PHY接口的理论带宽为10GB/s，8位数据压缩率超过50%，极大优化了Kanzhi AI系列在机器视觉场景中的应用性能。

总线结构是SoC的主要特征。为了解决SoC总线地址空间有限，芯片受单一时钟影响的问题，建安科技在NoC总线架构中设计了可扩展的地址空间，使每个ip核工作在特定的时钟域。

根据相关性，K510将系统时钟结构划分为多个时钟域，从而解决了状态时钟控制的问题。整个系统分为几个可以支持开关机操作的电源域，解决了不同区域的能耗控制问题。

在ISA方面，K510遵循RISC-V双核64位CPU架构，集成数字信号处理器DSP，帮助加速AI应用。不同的是，建安科技为DSP设计了专门的片上存储，并在双核CPU和DSP之间增加了邮箱通信模块，实现了系统各部分的灵活调度。

K510自主研发的IP核KPU2.0，融合了建安科技最新的算法、软硬件和编译器设计，着力突破AI芯片设计中广泛存在的“内存墙”和“性能墙”问题。

首先是“储物墙”。在计算过程中，需要将数据从存储器传输到处理器，然后才能执行操作。但内存的吞吐性能往往滞后于处理器的性能增长，直接影响计算效率的提升。建安科技在KPU2.0中采用了全局本地缓存设计，通过SRAM阵列满足神经网络中不同级别的内部访问带宽和存储需求。

其次是“表演墙”。为了提高计算效率，KPU2.0采用了动态3D PE数组。第三维度支持多种方式的数据共享和传递，实现多维度的计算映射，提高PE数组的利用率。同时，每个2D阵列可以动态开启或关闭，根据不同级别调整带宽和计算资源需求。

结合动态3D PE计算阵列和灵活的全局本地内存访问设计，建安科技提出的计算数据流不需要im2col(image to column)数据重排进行卷积计算，提高了计算效率。通过多级存储器设计，K510可以增加卷积计算的数据复用，从而减少数据读取次数，降低芯片功耗。

同时，KPU2.0还配备了可重构的SIMD加速单元，可以通过创新的meshnet网络灵活配置和支持各种激活功能、池化和调整操作符大小。

K510的高速PHY接口由建安科技自主研发。LPDDR4支持32位双通道，最大频率为2700MHz，理论最大带宽为10gb/s。MIPI D-PHY规范1.2版支持4通道输入，每通道峰值速率为2.5Gbps。

与第一代芯片相比，K510在帧率和外设方面进行了大幅优化。此外，K510还支持浮点BF16计算，在不适合模型量化的场景下比同类产品更有优势。

外设方面，K510配备MIPI CSI2和DVP接口，最多可同时支持3路摄像头输入。MIPI CSI接口支持1x4通道和2x2通道模式，并且

K510还集成了三个图像处理单元(ISP)，其中一个支持3D功能，直接依靠硬件提取和处理深度数据。与软件处理深度信息相比，不仅节省了巨大的CPU开销，性能也大大提高。

为了进一步提高芯片对算法模型的适应能力，建安科技联合优化了K510编译器和软件上的带宽需求，并对算法进行量化和压缩。

K510根据中间层数据和权重的分布特点，采用不同的压缩算法。对于中间层计算数据，利用相邻数据的相关性进行无损压缩，即使是8位数据平均压缩率也能达到50%以上，而且基本不损失准确性。对于权重数据，采用稀疏压缩，在网络稀疏训练的情况下，压缩率可以达到50%以上。

软件方面，K510支持丰富的网络模型操作器，包括常见的CNN、RNN以及各种矢量计算和数据处理操作。支持裸机、嵌入式RTOS和Linux，移植OpenCV Python Numpy。同时，K510支持TensorFlow、PyTorch、ONNX、TVM等主流深度学习框架，兼容性更强。

得益于架构优化和高清MIPI的强大配置，K510支持2~3路2K显示和VPU图像拼接，以及业界最先进的TOF VSLAM视觉导航技术，可快速实现障碍物的测距避障，可用于无人机航拍、高清视频会议、机器人等多种场景。

[来源：IT之家][作者：奈特]

本文讲解到此结束，希望对大家有所帮助。